왜 지금 TSMC 파운드리 점유율과 3나노인가
AI 서버 수요, 프리미엄 스마트폰 교체 주기, 전장 반도체 고도화가 겹치면서 고급 공정의 중요성이 커졌습니다. 그 중심에 있는 키워드가 바로 TSMC 파운드리 점유율과 3나노 공정입니다. 파운드리 리더의 점유율 변화는 공급망 가격, 리드타임, 제품 출시 시점을 좌우하고, 3나노는 모바일·HPC(고성능 컴퓨팅) 전력 효율과 성능 곡선을 다시 그립니다. 이 글은 과장된 수치 없이 구조와 맥락을 정리해, 향후 분기별 체크 포인트를 한눈에 파악할 수 있도록 구성했습니다.
파운드리 시장 동향: 리더·추격자·재도전자
리더: TSMC의 범용 고객 기반과 공정 포트폴리오
TSMC는 모바일 AP, GPU·NPU, 고성능 CPU, 네트워킹 칩 등 광범위한 고객군을 기반으로 선단·성숙 공정을 모두 아우르는 포트폴리오를 갖추고 있습니다. 다품종 대량생산 체계, 디자인 생태계(EDA·IP·OSAT와의 긴밀한 협업), 품질·수율 관리 노하우가 리더십의 핵심입니다. 특히 선단 공정에서 초기 고객의 물량을 안정적으로 확보해 학습 효과를 빠르게 축적하는 전략이 유효하게 작동해 왔습니다.
추격자: 삼성 파운드리의 GAA·첨단 패키징 드라이브
삼성 파운드리는 GAA(MBCFET) 도입, 첨단 패키징과의 수직 통합, 메모리와 시스템 반도체의 결합 가치를 내세워 반격을 노립니다. 저전력·고성능 설계 협업 강화, 파운드리 전용 생태계 확장, 글로벌 고객 다변화가 성과를 가르는 변수입니다.
재도전자: 인텔 파운드리의 로드맵 리셋
인텔은 파운드리 서비스 전환과 더불어 차세대 트랜지스터와 고밀도 전력공급 패키징(Foveros 등)을 앞세워 재도약을 시도하고 있습니다. 대형 클라우드·팹리스 고객 유치, 공정 전환의 일관성, 원가·타임투마켓의 균형이 관전 포인트입니다.
TSMC 3나노의 기술 포인트
N3 패밀리: N3B→N3E로의 확장
TSMC 3나노는 초기 변형(N3B)에서 보다 넓은 고객 적용성을 노린 N3E로 확장하는 흐름을 보였습니다. 전반적인 목표는 동일한 전력에서 더 높은 성능, 동일 성능에서 더 낮은 전력, 그리고 다이 면적 최적화를 동시에 달성하는 것입니다. 마스크 수와 공정 복잡도가 커지는 만큼 초기에는 특정 프리미엄 모바일 AP 중심으로 양산이 시작되고, 이후 HPC·컨슈머 칩으로 저변이 넓어지는 패턴이 일반적입니다.
트랜지스터 구조: 3나노는 FinFET, GAA는 차세대
TSMC의 3나노 세대는 FinFET 기반이며, GAA(게이트올어라운드)는 차세대 노드로의 전환과 함께 본격 도입됩니다. 이는 리스크 분산과 수율 안정화에 유리하다는 판단이 반영된 접근입니다. GAA는 누설 전류 제어와 채널 구속력 측면에서 이점이 있지만, 제조 복잡성과 설계 전환 부담이 뒤따르므로 생태계 성숙도와 타이밍이 중요합니다.
EUV 공정과 수율 최적화
3나노는 EUV 의존도가 높은 세대입니다. 노광 단계 최적화, 마스크 관리, 결함 밀도 억제가 곧 성능·전력·면적(PPA)과 직결됩니다. 장비 리드타임과 셋업, 포토 공정 병목 해소는 선단 공정의 볼륨 레디(Volume-ready) 시점을 좌우합니다.
수요 드라이버: 모바일·HPC·전장
프리미엄 모바일
플래그십 스마트폰 AP는 공정 미세화의 최대 수혜 분야입니다. 동일 배터리에서 더 긴 사용 시간과 더 높은 연산 성능을 요구하기 때문에 3나노로의 이전 인센티브가 큽니다.
HPC/AI 가속
AI 트레이닝·추론 가속기는 칩렛·고대역 패키징과 함께 선단 공정의 밀도 향상을 필요로 합니다. 전력 효율과 메모리 인터페이스 최적화, I/O 집적도 증대가 핵심 이슈이며, 3나노는 로직 밀도와 클럭 여유를 통해 이를 뒷받침합니다.
전장·엣지 컴퓨팅
자동차의 ADAS·인포테인먼트·게이트웨이 칩은 신뢰성 규격과 비용 제약이 있지만, 상위 SKU에서는 선단 공정 채택이 늘고 있습니다. 엣지 AI 디바이스 역시 저전력·온디바이스 추론을 위해 3나노급 로직의 도입 가능성이 점차 거론됩니다.
공급 측 변수: 장비·패키징·캐퍼시티
장비 리드타임과 설치 램프업
EUV/DUV 노광 장비의 납기와 설치, 운영 인력 숙련도는 캐퍼시티 램프에 직접적인 영향을 줍니다. 선단 공정은 라인 밸런스가 민감해 초기 병목이 전체 수율과 코스트에 파급됩니다.
첨단 패키징과의 결합
3나노 로직의 가치를 극대화하려면 패키징 대역폭·열 설계가 따라야 합니다. CoWoS, 2.5D/3D, RDL·팬아웃 등 다양한 옵션이 활용되며, 패키징 캐퍼시티가 제품 출시 간격을 결정하는 경우도 적지 않습니다.
원가 구조와 제품 믹스
마스크 수 증가와 공정 복잡도로 웨이퍼 원가가 높아지는 만큼, 파운드리·고객사는 SKU 포지셔닝을 재조정합니다. 초기에는 프리미엄 라인업 중심으로, 이후 성능-원가 균형이 맞춰지면 중간 가격대 제품으로 확산되는 경향이 있습니다.
TSMC vs 삼성·인텔: 전략 비교의 핵심
TSMC: 안정적 스케일과 생태계 결속
폭넓은 고객 조합과 안정적 램프, IP·EDA 파트너와의 긴밀한 검증 체계가 강점입니다. 3나노에서의 학습을 다음 노드로 이월하는 속도도 관전 포인트입니다.
삼성 파운드리: GAA 조기 도입과 수직 통합
GAA 기반 로드맵, 메모리와의 시너지, 패키징·파운드리 통합 제공이 차별화 요소입니다. 다만 생태계 확장과 레퍼런스 확대가 시장 신뢰를 좌우합니다.
인텔 파운드리: 선단 전환과 고객 신뢰 회복
차세대 트랜지스터·전력공급 구조, 고밀도 패키징을 앞세워 경쟁력을 회복하려 합니다. 일관된 로드맵 실행과 대형 고객 온보딩이 관건입니다.
체크리스트: 분기별 관전 포인트
- 3나노 공정 변형(N3E 등)의 고객 확장 속도와 양산 안정화
- EUV 장비 납기·설치·稼動률 변화 및 포토 공정 병목 해소 여부
- 첨단 패키징(CoWoS 등) 캐퍼시티 증설과 리드타임 추이
- 프리미엄 모바일·HPC 물량 가이던스 업데이트
- 경쟁사(GAA·패키징) 레퍼런스 공개와 생태계 파트너십 확대
요약: TSMC 파운드리 점유율은 어디로 갈까
3나노는 성능과 전력의 균형을 한 단계 끌어올리는 분기점입니다. TSMC는 안정적 램프와 폭넓은 고객 포트폴리오로 리더십을 유지해 왔고, 경쟁사는 GAA·패키징·수직 통합을 통해 차별화를 시도합니다. 장비 리드타임, 패키징 병목, 고객 확장 속도가 향후 점유율의 방향성을 결정할 가능성이 큽니다. 결국 관전 포인트는 단순한 노드 경쟁을 넘어, 공정·설계·패키징·공급망이 얼마나 조화롭게 맞물리느냐에 있습니다.
