왜 지금 ‘ASML EUV 레이어 선택’이 관건인가
공정 미세화가 멈추지 않는 가운데, 파운드리와 메모리 모두 ASML EUV를 핵심 공정에 배치하는 방식이 성패를 좌우합니다. 모든 레이어를 EUV로 대체하는 것은 비용·가동률·소재 성숙도 측면에서 비현실적입니다. 반대로 DUV 멀티패터닝을 과도하게 유지하면 공정 복잡도와 변동성이 급증합니다. 이 글은 레이어별 EUV 적용 여부를 합리적으로 정하는 프레임워크와, CoO(소유 비용)·수율·PDK/라이브러리 영향까지 연계해 실무 체크포인트를 정리합니다.
레이어 선택의 기본 프레임워크
1) 공정 윈도우와 수율 민감도
- 임계 치수(CD)와 변동성: 랜덤 결함(스톡캐스틱), 라인 에지 러프니스, 핀치/브리지 위험도가 큰 레이어는 EUV 우선 검토.
- 오버레이 예산: 멀티패턴(LELE/SAQP) 누적 오버레이가 설계 마진을 잠식하면 EUV 단일 노광 또는 EUV+컷 분할을 고려.
2) CoO(소유 비용) 균형
- 스루풋: 소스 출력, 포토레지스트 감도, 마스크 펠리클 투과율이 샷당 시간에 직접 영향. 레이어당 샷 수(다이 크기·배치)도 함께 평가.
- 공정 단계 수: DUV 멀티패터닝 대체 시 식각·증착·측정·보정 루프 감소로 장비 시간과 간접비 절감.
- 마스크 수·데이터 준비: EUV는 OPC/ILT 복잡도가 크지만 멀티패턴 대비 마스크 장 수를 줄이는 효과가 큼.
3) 리스크와 로드맵 정합
- 결함 검출 체계: 액티닉 검사 가용성, 레티클 클리닝/인스펙션 체계가 갖춰진 레이어부터 EUV 전환 속도를 높임.
- High-NA EUV 이행: 향후 고NA 투입 예정 노드라면, 마진/마스크 전략을 미리 호환성 있게 설계.
로직(파운드리) 레이어별 판단 포인트
메탈/비아(Critical Interconnect)
최상위 성능을 좌우하는 M0/M1, Via0 등은 폭·피치·스페이싱에서 공정 윈도우가 가장 타이트합니다. ASML EUV로 단일 노광 또는 EUV 컷/블록을 적용하면 누적 오버레이와 보정 복잡도를 줄일 수 있습니다. 특히 전력·지연(PPA) 민감 레이어는 EUV 우선 도입으로 배선 저항/커플링 기생을 간접 완화하는 전략이 효과적입니다.
게이트/컨택(Front-End)
게이트 패터닝은 셀 라이브러리와 직결되므로 수율 안정화가 핵심입니다. EUV 단일 노광은 설계 자유도는 높이지만, 스톡캐스틱 기인 미싱/팁 디펙트 대응이 필요합니다. 일부 라우팅·컷을 DUV로 분할하는 하이브리드가 프로젝트 일정과 위험 분산 측면에서 현실적입니다.
하이브리드 분해(라인/컷 스플릿)
- 라인(주기적 구조)을 DUV(SADP/SAQP)로, 불규칙 컷/홀은 EUV로 처리해 변동성과 비용을 균형화.
- EUV 컷은 마스크 복잡도는 낮추되, 오버레이·CD 균형이 맞는지 PDK 룰과 함께 사전 검증.
메모리(DRAM/NAND) 도입 전략
DRAM
셀 피치가 촘촘해지는 세대일수록 컨택/비아·셀 관련 마스크가 병목이 됩니다. EUV 전환은 멀티패턴 깊이를 줄이고 공정 변동성을 낮추는 반면, 감도·도즈 의존적 결함 억제를 위한 포토레지스트·하드마스크 스택 최적화가 필수입니다. 패키징(HBM) 수요 변화에 따른 캐파·가동률 전략과 함께 레이어 우선순위를 조정합니다.
NAND
적층 수 증가로 식각·증착 공정 비중이 커 DUV 멀티패터닝 부담이 상대적으로 완화되는 경우가 있습니다. 다만 스테어케이스·컨택 등 임계 레이어에서는 EUV가 설계 제약을 줄일 수 있으므로 파일럿로 수율·CoO 추이를 비교해 점진 도입을 검토합니다.
EUV 스루풋·CoO를 좌우하는 핵심 변수
- 소스 출력과 도즈: 소스 파워가 높아도 레지스트 도즈 요구치가 높으면 샷 시간이 길어집니다. 소재·후공정(현상/식각)까지 묶어 최적 도즈를 찾는 것이 관건.
- 마스크 펠리클: 펠리클 투과·열안정성이 낮으면 스루풋과 이미지 품질이 동시 저하. 펠리클 유무에 따른 결함 리스크·청정도 체계를 함께 비교.
- 레지스트/하드마스크 스택: LER/LWR·스톡캐스틱 저감과 식각 선택비 사이 최적점 탐색. 얇은 레지스트는 해상도 유리, 식각 내성은 보완 필요.
- 스캐너 설정: NA·조리개/조명 조건, 스테이지/레티클 핸들링이 수율과 장비 시간에 동시 영향. 레이어별 레시피 표준화가 가동률을 높입니다.
마스크·데이터 준비와 메트롤로지 연계
OPC/ILT 운영
EUV에서도 OPC/ILT는 필수입니다. 라인엔드·콘택트 원형도 보존, 패턴 이웃 영향(PEB/프로세스 블러) 보정까지 통합해야 스톡캐스틱 결함을 억제할 수 있습니다.
검사·계측 체계
- 레티클 검사: 액티닉 기반 결함 검출 체계를 우선 확보. 펠리클 적용 시 검사·클리닝 플로우를 레이어별로 분리.
- 계측: CD-SEM, 스캐터로메트리, 오버레이 모니터링을 SPC로 통합, 레이어별 상관관계를 관리.
PDK/라이브러리·DTCO 관점의 영향
- 설계 규칙: EUV 전환 레이어는 최소 폭/피치뿐 아니라 배선 방향성, 컷 최소 간격, 더미 패턴 정책이 변경될 수 있습니다.
- 셀 라이브러리: 게이트·메탈 레이어 변경은 셀 아키텍처·타이밍에 직접 영향. EUV/DUV 혼용 시 코너·변동성 모델을 재정의해야 합니다.
- DTCO 루프: 마스크·공정·설계를 묶은 공정창 최적화로 CoO를 낮추고, 향후 High-NA EUV 전환 시 재활용 가능한 룰을 채택.
High-NA EUV를 미리 고려하는 설계
고NA 전환은 해상도와 공정창을 넓히는 대신 마스크 스케일·도즈·조명 조건이 달라집니다. 동일 레이어에서의 이행을 상정해 다음을 점검하세요.
- CD 마진과 오버레이 예산을 고NA 조건에서도 유지 가능한지 사전 시뮬레이션.
- ILT 패턴의 데이터량/연산 시간 증가에 대비한 컴퓨팅 계획.
- 레티클·펠리클 사양 변화와 검사 체계 업그레이드 로드맵 정합.
실무 체크리스트: 도입 순서와 리스크 저감
1단계: 후보 레이어 스크리닝
- 결함 민감도, 오버레이, 멀티패턴 깊이, 마스크 장 수, 스루풋 추정으로 점수화.
- PEL/공정창 시뮬레이션과 샘플 마스크로 파일럿 런 수행.
2단계: 공정·장비·소재 동시 최적화
- 레지스트/하드마스크/현상·식각 레시피를 장비 레시피와 함께 튜닝.
- 펠리클 유무·교체 주기·클리닝 플로우 표준화.
3단계: 메트롤로지·SPC 통합
- CD/오버레이/결함 KPI 대시보드화, 레이어 간 상관 알람 설정.
- 마스크·웨이퍼 데이터를 연동한 원인 분석 루프 운영.
4단계: PDK/설계 릴리즈
- 새 DRC/DFM 룰과 코너 모델 공개, 라이브러리 재캐릭터라이제이션.
- 하이브리드 레이어의 라우팅 가이드 제공으로 설계 시행착오 최소화.
요약: EUV는 ‘전체 대체’가 아니라 ‘정밀 배치’다
EUV 도입의 핵심은 모든 레이어를 바꾸는 것이 아니라, 수율·CoO·일정에 가장 큰 영향을 주는 병목 레이어부터 정밀 배치하는 것입니다. ASML EUV의 장점(단일 노광, 오버레이 부담 축소)을 최대화하되, DUV 멀티패터닝의 성숙도와 비용 이점을 하이브리드로 결합하면 리스크를 줄이면서도 성능·수율을 끌어올릴 수 있습니다. 이후 High-NA EUV로의 이행 가능성을 염두에 두고 PDK·메트롤로지·마스크 체계를 먼저 정렬하는 것이 장기 경쟁력의 핵심입니다.
